[Engineering][디지털 회로 설계] 4-Bit D Flip Flop 설계 > youth17

사이트 내 전체검색


youth17

[Engineering][디지털 회로 설계] 4-Bit D Flip Flop 설계

페이지 정보

본문




Download : [공학][디지털 회로 설계] 4-Bit D Flip Flop 설계.hwp

Download : [공학][디지털 회로 설계] 4-Bit D Flip Flop 설계.hwp( 82 )





[공학][디지털,회로,설계],4-Bit,D,Flip,Flop,설계,공학기술,레포트


설명

디지털 회로설계

1. title(제목) : 4-Bit D Flip Flop 설계

2. 개요 :

1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gate의 구현과 process로의 구현의 차이점을 비교해 본다.

2) 방법 :
`1-bit flip flop`
(1) 입력이 D, Preset, Clear, Clock이고 출력이 Q, notQ인 1 bit D F/F을 VHDL 언어로 설계한다.
(2) 위와 동일한 입출력을 가진 1 bit D F/F을 logic gate로 설계한다.
(3) 둘의 설계 과정과 결과를 비교해 본다.
`4-bit flip flop`
(4) preset, clear, clock을 입력하고, D가 0에서 3인 벡터를 input으로 Q와 notQ를 output으로 하...

디지털 회로설계

1. title(제목) : 4-Bit D Flip Flop 설계

2. 개요 :

1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gate의 구현과 process로의 구현의 차이점을 비교해 본다.

2) 방법 :
`1-bit flip flop`
(1) 입력이 D, Preset, Clear, Clock이고 출력이 Q, notQ인 1 bit D F/F을 VHDL 언어로 설계한다.
(2) 위와 동일한 입출력을 가진 1 bit D F/F을 logic gate로 설계한다.
(3) 둘의 설계 과정과 결과를 비교해 본다.
`4-bit flip flop`
(4) preset, clear, clock을 입력하고, D가 0에서 3인 벡터를 input으로 Q와 notQ를 output으로 하는 4bit의 D F/F을 1bit F/F를 통해서 만든다.
(5) 설계한 F/F를 결과 값을 출력하여 이해한다.

3. 이론(理論)

(1) Latch


EN
S
R

1
0
0
(no change)
1
0
1
0
1
1
0
1
1
1
1
(lllegal)
0
X
X
(no change)
디지털 논리회로에 있어서 Latch는 하나 이상의 비트를 저장하기 위한 디지털 논리회로를 말한다. 전기적으로 두개의 안정된 상태를 가지고 있어서 입력된 한 비트 신호를 저장할 수 있는 전자 회로, 입력과 출력 신호 변화는 clock과 동기 되지 않는다. Latch는 디지털 회로에 있어서 하나의 데이터 입력, 다른 하나의 클록 입력, 그리고 하나의 출력을 갖는다. 즉 디지털 회로의 입력이 처음 되면 입력되고 있는 데이터는 저장되고 클럭 입력이 비활성화될 때 출력으로 전달된다 Latch는 출력신호와 출력의 변화가 clock…(省略) 과 동기 되지 않으므로 클록이 활성화 될 때까지 그 값을 유지한다.

(2) D flip flop
D flip flop은 Delay flip-flop 또는 Data flip-flop이라고도 한다. 이것은 아래의 그림에 나타낸 것과 같이 SR 플립플롭과 NOT 게이트 한 개를 사용하여 만들 수 있다아 만일 D 입력에 0이 들어오면 SR〓01이 되고 따라서 SR 플립플롭은 리셋 기능을 수행하여 출력 Q〓0이 된다 만일 D 입력에 1이 들어오면 SR〓10이 되고 SR 플립플롭은 세트 기능을 수행하여 출력 Q〓1이 된다 따라서 D 플립플롭에서는 클럭의 상승 모서리가 발생하는 시점에 입력 D 값이 그대로 출력 Q로 전달됨을 알 수 있다아

(3) synchronous sequence circuit 와 asynchronous sequence circuit
- synchronous sequence circuit (동기식 순차회로):
클록 펄스가 들어오는 시점에서 그 회로의 입력 신호로부터 그의 동작을 정의할 수 있는 시스템이다. 이산된 시점에서만 기억소자에게 effect(영향) 을 주는 신호를 사용하여야 한다. 이 목적을 달성하는 한 방법으로서 시스템 전체를 통해서 한정된 폭의 펄스를 사용하여 펄스가 있을 때를 논리 1로, 펄스가 없는 경우를 논리 0으로 나타나게 한다. 펄ㄹ스를 사용하는 시스템에서의 문제점(問題點)은 서로 다른 독립된 신호원으로부터 같은 게이트의 입력에 도달한 펄스가 예측할 수 없는 지연을 나타내고, 또 펄스가 약간 떨어지게 되며, 시스템이 신뢰할 수 없는 동작을 한다는 점이다.

- asynchronous sequence circuit ( 비동기식 순차 논리 회로):
입력 신호가 변화하는 순서에 따르게 되며, 언제라도 effect(영향) 을 받을 수 있다아 여기서 흔히 쓰이는 기억 요소는 시간 지연 소자이다. 시간 지연 소자를 통해서 신호가 전달되려면 이미 정한 시간이 걸리기 때문에 시간지연소자는 기억능력을 가지게 되는 것이다. 이 회로는 feedb

[공학][디지털 회로 설계] 4-Bit D Flip Flop 설계 , [공학][디지털 회로 설계] 4-Bit D Flip Flop 설계공학기술레포트 , [공학][디지털 회로 설계] 4-Bit D Flip Flop 설계



[Engineering][디지털 회로 설계] 4-Bit D Flip Flop 설계




순서

[Engineering][디지털 회로 설계] 4-Bit D Flip Flop 설계

[공학][디지털 회로 설계] 4-Bit D Flip Flop 설계_hwp_01_.gif [공학][디지털 회로 설계] 4-Bit D Flip Flop 설계_hwp_02_.gif [공학][디지털 회로 설계] 4-Bit D Flip Flop 설계_hwp_03_.gif [공학][디지털 회로 설계] 4-Bit D Flip Flop 설계_hwp_04_.gif [공학][디지털 회로 설계] 4-Bit D Flip Flop 설계_hwp_05_.gif [공학][디지털 회로 설계] 4-Bit D Flip Flop 설계_hwp_06_.gif


레포트/공학기술;

youth17 목록

게시물 검색

Copyright © Fmayouth.or.kr report All rights reserved.
상단으로
모바일 버전으로 보기